Imec informa sobre los avances de la computación cuántica

Imec ha informado sobre los avances hacia la computación cuántica. La visión a largo plazo de la computación cuántica, afirma Imec, es la capacidad de aprovechar millones de qubits libres de ruido para abordar problemas seleccionados que son difíciles de resolver con las computadoras clásicas.

Se están realizando esfuerzos en todo el mundo para aumentar la capacidad de cientos a millones de qubits. Los desafíos comunes incluyen la integración bien controlada de qubits en instalaciones de obleas de gran tamaño y la necesidad de que la electrónica interactúe con el creciente número de qubits.

Los circuitos cuánticos superconductores se han convertido posiblemente en la plataforma más desarrollada. Los estados de energía de los qubits superconductores son relativamente fáciles de controlar y los investigadores han podido acoplar más de cien qubits.

Esto permite un nivel cada vez mayor de entrelazamiento, uno de los pilares de la computación cuántica. Además, se han demostrado en entornos de laboratorio de todo el mundo qubits superconductores con largos tiempos de coherencia (hasta varios 100 µs) y fidelidades de puerta suficientemente altas (dos puntos de referencia importantes para la computación cuántica).

En 2022, los investigadores de imec lograron un hito importante al realizar un proceso CMOS de 300 mm para fabricar qubits superconductores de alta calidad. Demostrar que la fabricación de qubits de alto rendimiento es compatible con los procesos industriales aborda la primera barrera fundamental para la ampliación, es decir, la mejora de la variabilidad y el rendimiento. Entre los desafíos pendientes está la necesidad de desarrollar instrumentación escalable para interactuar con el creciente número de qubits superconductores sensibles al ruido.

A largo plazo, se espera mucho de los qubits basados ​​en espín de Si. Los qubits de espín Si son más difíciles de controlar que los qubits superconductores, pero son significativamente más pequeños (tamaño en nm frente a tamaño en mm), lo que ofrece una ventaja para la ampliación.

Además, la tecnología es altamente compatible con las tecnologías de fabricación CMOS, ofreciendo uniformidad a escala de oblea con interconexión avanzada de final de línea de las estructuras de puntos cuánticos de Si.

Sin embargo, las estructuras de puntos cuánticos basadas en Si fabricadas con técnicas de fabricación industrial suelen exhibir un ruido de carga más alto. Su pequeño tamaño físico también hace que la interconexión de control de qubit a qubit y de qubit a clásico sea más desafiante.

El tan necesario aumento de qubits requiere soluciones versátiles y escalables para controlarlos y leer resultados significativos. En los primeros procesadores cuánticos actuales, se utilizan circuitos electrónicos externos con al menos una línea de control por qubit que va desde la etapa de temperatura ambiente hasta la etapa de temperatura más baja del refrigerador de dilución que contiene los qubits.

Esta temperatura base es tan baja como diez miliKelvin (mK) para los sistemas de computación cuántica superconductores. Este enfoque se puede utilizar hasta para unos pocos miles de qubits, pero no se puede mantener en computadoras cuánticas a gran escala que requieren operaciones de circuitos dinámicos, como la corrección de errores cuánticos.

Las líneas de control y lectura no solo contribuyen a un enorme cuello de botella de E/S al nivel del refrigerador de dilución, sino que cada cable también aporta calor al sistema criogénico sin que quede presupuesto para enfriarlos.

Una solución atractiva es utilizar crioelectrónica basada en CMOS que contenga elementos de (des)multiplexación de RF que funcionen a la temperatura base del refrigerador de dilución. Esta solución alivia el cuello de botella de E/S ya que se puede reducir significativamente la cantidad de cables que pasan de temperaturas ambiente a mK.

Para la lectura, por ejemplo, los multiplexores permitirían cambiar múltiples señales de un grupo de dispositivos cuánticos a una línea de salida común a la temperatura base del refrigerador de dilución antes de salir del refrigerador.

Este enfoque ya se ha demostrado para los sistemas cuánticos de qubits de espín de Si. Sin embargo, hasta ahora la electrónica criogénica no se ha interconectado con qubits superconductores debido a su tolerancia significativamente menor al ruido electromagnético de alta frecuencia. Ya sea en forma de calor disipado o de radiación electromagnética, el ruido puede alterar fácilmente las frágiles superposiciones cuánticas y provocar errores.

Por este motivo, el consumo de energía de los circuitos de multiplexación debería ser muy bajo, muy por debajo del presupuesto de refrigeración del refrigerador de dilución. Además, los multiplexores deben tener un buen rendimiento de RF, en términos de, por ejemplo, funcionamiento de banda ancha y conmutación a escala de nanosegundos.

Imec ha demostrado por primera vez un multiplexor crio-CMOS de potencia ultrabaja que puede funcionar a una temperatura récord de 10 mK. Al tener un ruido y una disipación de potencia suficientemente bajos, el multiplexor se interconectó con éxito con qubits superconductores de alta coherencia para realizar el control de qubits con fidelidades de puerta de qubit única superiores al 99,9 %.

Este número cuantifica la diferencia de funcionamiento entre una puerta ideal y la puerta física correspondiente en hardware cuántico. Está por encima del umbral para iniciar experimentos como la corrección de errores cuánticos, un requisito previo para realizar computadoras cuánticas prácticas que puedan proporcionar resultados tolerantes a fallas. Los resultados han sido publicados en Nature Electronics [1].

El chip multiplexor está diseñado a medida en imec y fabricado en una fundición comercial utilizando una tecnología de fabricación CMOS a granel de 28 nm. Se logró un consumo de energía estática récord de 0,6 µW (con un voltaje de polarización (Vdd) de 0,7 V) eliminando o modificando en la medida de lo posible las partes que consumen más energía de un circuito multiplexor convencional.

La forma más "fácil" de ejecutar el multiplexor es en modo de operación estática, lo cual es muy útil para realizar caracterizaciones de un solo qubit. Sin embargo, las operaciones que involucran más de un qubit (como la corrección de errores cuánticos o el control de qubits a gran escala) requerirán un enfoque diferente que permita el control simultáneo de múltiples qubits dentro de una secuencia de pulsos.

Los investigadores de Imec desarrollaron una solución innovadora que implica la multiplexación por división de tiempo de las señales de control. Esto podría proporcionar una base interesante para construir futuras arquitecturas de sistemas de computación cuántica a gran escala.

Los experimentos preliminares muestran que el multiplexor puede realizar operaciones de conmutación dinámica rápida a escala de nanosegundos y, por lo tanto, es capaz de realizar multiplexación activa por división de tiempo mientras se suprime suficientemente la diafonía de la señal. Actualmente, el equipo está trabajando para implementar una puerta de dos qubits basada en el concepto de multiplexación por división de tiempo.

Los experimentos descritos en este trabajo se han diseñado para contribuir al desarrollo de ordenadores cuánticos a gran escala reduciendo los recursos de cableado. Pero también aportan innovaciones al campo de la metrología.

A lo largo de los experimentos, se caracterizó por primera vez el rendimiento de ruido ultrabajo del circuito de multiplexación a una temperatura de mK utilizando qubits superconductores de imec. En otras palabras, el qubit superconductor se puede utilizar como un sensor de ruido altamente sensible, capaz de medir el rendimiento de la electrónica que opera a temperaturas ultrabajas y regímenes de ruido que nunca antes se habían explorado.

Figura 1: Enrutamiento de señales de microondas mediante criomultiplexores. a, Enrutamiento de señal de RF estándar para medir qubits superconductores en un refrigerador de dilución. b, Esquema para multiplexar las señales de control y lectura en la etapa de temperatura base de una computadora cuántica superconductora. Las señales de RF requeridas pueden generarse desde dispositivos electrónicos a temperatura ambiente fuera del refrigerador de dilución o desde dispositivos crioelectrónicos que funcionan en el interior. c, Representación esquemática del multiplexor crio-CMOS. d, Imagen óptica de la PCB a la que está conectado por cable el multiplexor crio-CMOS. e, Micrografía óptica del chip multiplexor crio-CMOS (publicado en Nature Electronics).

Los qubits de espín de Si se definen mediante estructuras de puntos cuánticos semiconductores que atrapan un solo espín de un electrón o un agujero. Para un control óptimo del qubit de giro, el entorno del qubit debe mostrar un ruido de carga bajo, los electrodos de la puerta deben estar bien definidos con espacios pequeños para la sintonizabilidad eléctrica y la estructura de control de giro debe optimizarse para una conducción rápida con un menor desfase.

Los qubits de espín de Si de alta fidelidad se han demostrado repetidamente en entornos de laboratorio en el régimen de pocos qubits. Las técnicas para procesar las nanoestructuras de los qubits, como el despegue de metales, se eligen cuidadosamente para lograr un bajo nivel de ruido en el entorno del qubit.

Pero estas técnicas de fabricación bien controladas tienen un serio inconveniente: suponen un desafío para una mayor ampliación hacia un mayor número de qubits, ya que no pueden ofrecer la uniformidad a gran escala requerida (la misma razón por la que estos métodos fueron abandonados hace décadas en la industria de los semiconductores en general).

Por otro lado, las técnicas de fabricación industrial como el grabado sustractivo y los patrones basados ​​en litografía pueden ofrecer uniformidad a escala de oblea, allanando el camino para la mejora de la tecnología. Pero se ha observado que degradan fácilmente el entorno de los qubits.

Además, los dispositivos qubit, como el electrodo de compuerta estrechamente espaciado y las estructuras de control de espín, tampoco son estructuras de transistores regulares y, por lo tanto, se desvían de las hojas de ruta típicas de los transistores, lo que requiere un nuevo desarrollo (costoso).

Para hacer que la optimización del dispositivo sea más compleja, el rendimiento del qubit depende en gran medida de todas estas estructuras y de optimizaciones integrales de la pila de compuertas completa, el diseño de electrodos metálicos y los módulos de control de giro que son necesarios para el rendimiento del qubit.

Sin embargo, la estructura general del dispositivo aún debería ser compatible con los métodos de fabricación utilizados para transistores escalados avanzados en fundiciones comerciales para garantizar una oportunidad justa de ampliación.

En imec, los investigadores están abordando este enigma mediante una cuidadosa optimización e ingeniería del fabuloso qubit en un enfoque modular: diferentes elementos del qubit se abordan y optimizan por separado como parte de un flujo de integración de 300 mm de última generación, lo que garantiza la compatibilidad futura con el escalado. requisitos y al mismo tiempo satisface la necesidad de optimización de dispositivos dedicados y no estándar según lo requiere el desafiante entorno cuántico.

Los resultados preliminares sobre estructuras optimizadas parecen prometedores y destacan la integración fab de 300 mm como una plataforma de material convincente para permitir qubits de espín basados ​​en Si de alta calidad y estudios de ampliación.

Los desarrollos aprovechan la uniformidad inigualable que ofrecen las técnicas de fabricación CMOS.

Figura 2: Qubits de espín Si fabricados con flujos de integración de 300 mm de última generación.